ਇਲੈਕਟ੍ਰੀਕਲ ਸਵਿੱਚਗੀਅਰਕਾਰਜਕਾਰੀ ਮਿਆਰ
GB50227-2008 “ਸ਼ੰਟ ਕੈਪੇਸੀਟਰ ਡਿਵਾਈਸ ਦੇ ਡਿਜ਼ਾਈਨ ਲਈ ਕੋਡ
JB/T7111-1993 "ਹਾਈ ਵੋਲਟੇਜ ਸ਼ੰਟ ਕੈਪਸੀਟਰ ਡਿਵਾਈਸ"
JB/T10557-2006 "ਹਾਈ ਵੋਲਟੇਜ ਪ੍ਰਤੀਕਿਰਿਆਸ਼ੀਲ ਸਥਾਨਕ ਮੁਆਵਜ਼ਾ ਯੰਤਰ"
DL/T 604-1996 “ਹਾਈ ਵੋਲਟੇਜ ਸ਼ੰਟ ਕੈਪੇਸੀਟਰਾਂ ਲਈ ਤਕਨੀਕੀ ਸਥਿਤੀਆਂ ਦਾ ਆਦੇਸ਼ ਦੇਣਾ”
ਮੁੱਖ ਤਕਨੀਕੀ ਪ੍ਰਦਰਸ਼ਨ ਸੂਚਕਾਂਕ
1. ਸਮਰੱਥਾ ਭਟਕਣਾ
1.1 ਯੰਤਰ ਦੀ ਵਾਸਤਵਿਕ ਸਮਰੱਥਾ ਅਤੇ ਦਰਜਾ ਪ੍ਰਾਪਤ ਸਮਰੱਥਾ ਦੇ ਵਿਚਕਾਰ ਅੰਤਰ ਰੇਟ ਕੀਤੇ ਕੈਪੈਸੀਟੈਂਸ ਦੇ 0- +5% ਦੀ ਰੇਂਜ ਦੇ ਅੰਦਰ ਹੈ।ਮਿਆਰ ਹੋਰ ਫੈਕਟਰੀਆਂ ਨਾਲੋਂ ਉੱਚਾ ਹੈ
1.2 ਡਿਵਾਈਸ ਦੇ ਕਿਸੇ ਵੀ ਦੋ ਲਾਈਨ ਟਰਮੀਨਲਾਂ ਦੇ ਵਿਚਕਾਰ ਅਧਿਕਤਮ ਅਤੇ ਨਿਊਨਤਮ ਸਮਰੱਥਾ ਦਾ ਅਨੁਪਾਤ 1.02 ਤੋਂ ਵੱਧ ਨਹੀਂ ਹੋਵੇਗਾ।
2. ਇੰਡਕਟੈਂਸ ਡਿਵੀਏਸ਼ਨ
2.1ਰੇਟ ਕੀਤੇ ਕਰੰਟ ਦੇ ਤਹਿਤ, ਰੀਐਕਟੇਂਸ ਮੁੱਲ ਦਾ ਸਵੀਕਾਰਯੋਗ ਵਿਵਹਾਰ 0~+5% ਹੈ।
2.2 ਹਰੇਕ ਪੜਾਅ ਦਾ ਪ੍ਰਤੀਕਿਰਿਆ ਮੁੱਲ ਤਿੰਨ ਪੜਾਵਾਂ ਦੇ ਔਸਤ ਮੁੱਲ ਦੇ ± 2% ਤੋਂ ਵੱਧ ਨਹੀਂ ਹੋਵੇਗਾ।